# @ 公 開 特 許 公 報 (A) 平4-133472

®Int. Cl. ⁵

識別記号

20特

庁内整理番号

**@公開** 平成 4 年(1992) 5 月 7 日

H 01 L 29/44 21/306

29/44 21/306 21/3205 29/784 B 7738-4M Z 7342-4M

> 7353-4M H 01 L 8422-4M

21/88 29/78 3 0 1

301 B

審査請求 未請求 請求項の数 3 (全5頁)

**ᡚ発明の名称** 化合物半導体装置及びその製造方法

顧 平2-254310

②出 願 平2(1990)9月26日

@発明者石村

浩 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

@発明者 佐々木 文雄

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 則近 憲佑

外1名

明知:田田

1. 発明の名称

化合物半導体装置及びその製造方法

2. 特許請求の範囲

(3) 化合物半導体基板が In P であることを 特徴とする請求項 (2) 記載の化合物半導体装置 の製造方法。

## 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は化合物半導体装置及びその製造方法に関し、特に In Pを用いた電界効果トランジスタ及びその製造方法に適用される。

#### (従来の技術)

InPは、現在マイクロ波半導体素子の主流を 占めているGaAsに比べて電子飽和速度が大きく、 また無伝導率が大きいことから、GaAsを上回る高 周波・高出力動作が得られる電力マイクロ波半導 体素子用材料として注目を集めている。

電力用電界効果トランジスタ(FET)の高高 力化、高周波化を図る上で重要な技術の一つに、バイアホール形成技術がある。ここでがバイアホールとは、ドレイン電極及びゲート電 極を備えるFETが、例えばInP基板上に1個 或いは複数個形成されている場合に、この基がいは がある。ここでが、例えばInP基板上に1個 或いは複数個形成されている場合に、この まがいは変数のようなでは、100 では、100 では、100

このパイアホール形成技術は、InPFETののパイアホール形成技術は、InPFETの外でのあれまだInPFETで形成に成功したの例はまったのである。第3図は従来のパイアホール及の形成方法を説明するための断面図である。第3図において1はInP半導体基板、2はフォトレ

ジスト等のエッチングマスク、 3 はこのマスクに 設けられた閉口部、 4 S はソース電極 (又はソースパッド電極) 4 D はドレイン電極、 4 G はゲート電極、 5 は貫通孔である。

第3図に示す貫通孔5を形成するには、反応性 イオンエッチング等のいわゆるドライエッチング 法、或いは溶液によるウエットエッチング法を用 いる。しかしながら、一般にInPをドライエッ チング法でエッチングする場合には、InPに対 するエッチング速度が1μm/min 以下と小さく、 加えてエッチングに対して十分なマスク作用があ る適当な物質がない。これに対し、ウエットエッ チング法ではInPのエッチング速度が大きいエ ッチング溶液として、HC1/H 。 PO。 混液、K 。 Cr. O , /HBr/CH , COOH混被、Br. /HBr/H. O 混 波等が知られている。しかし、HCI/H 。PO。 選液 では、通常マスクとして用いられるポジ系のフォ トレジストが耐性を示さないため、金属マスク等 を用いなければならず工程が煩雑になる。その上、 エッチング形状に関しては垂直性が悪い(第3図

に示されるθが20~30°)という問題がある。

また、K、Cr、O、/HBr/CH、COOH混液やBr、/HBr/H、O 混液では粗成によってはフォトレジストが耐性を示し、かつ垂直性も比較的良好がが行なる。しかし、これらのエッチング液は、AuGe等Auを主なかとする金属ソースが、ドゼセる。 Q において で形成される で形成 スペッド電極 の で形成 スペッチ とがする といいない が 電極 の このたい 要 極を という問題があり、 類のに示すような質過孔を形成する妨げとなっていた。

## (発明が解決しようとする課題)

以上述べたように、InP基板にバイアホール形成用貫通孔を基板裏面からエッチング形成することは、従来知られている方法では困難であり、これがInPFETの高出力化・高周波化を図る上で大きな障害となっていた。

本発明は、上記の問題点を解消するためになされたもので、バイアホール構造を備えた良好な特性のInPFET、及びその製造方法を提供することを目的としている。

#### [発明の構成]

## (課題を解決するための手段)

上記目的を達成へとき電ががいいでは、、 本板上 快いのになる物では、 ないのには、 ないのにはいのには、 ないのには、 ないのには

ドレイン)パッド電極部と前記化合物半導体層との間に介在させるため、貫通孔形成工程において、InP基板上に形成されたソース(又はドレイン)パッド電極を腐食又は溶解させることなく、良好な形状のパイアホールを基板裏面から形成することが可能となり、パイアホール構造を有する高出力InPFETを提供することができるようになる。

## (実施例)

以下、本発明における第1の発明の一実施例について、図面を参照して説明する。

第1図は第1の発明の一実施例の化合物半導体 装置(InP絶縁ゲート型電界効果トランジスタ、 以下InP MISFETと記す)の断面図 である。第1図において、10は半絶縁性InP 芸板で、 その 一方の主面上にクロライド VPE(Vapor Phase Epitaxial)法によりバッファ暦11.n型動作暦12が順次形成されている。前記n型動作暦12上にはAuGeで離間して形成されたソース電極13S、ドレイン電極13D

また、化合物半導体基板がInPであることを 実施態様とする。

## (作用)

本発明によれば、InP基板を触刻するエッチング手段に耐触性を有する薄膜をソース(又は

と、これら両電極に挟まれた領域にはゲート絶縁膜13I、及びこのゲート絶縁膜上にゲート電極13Gとが設けられている。ソース電極13Sからはソース電極13Sと電気的に接続されたフースパッド電極14は、InP基板を触刻するエッチング手段に耐触性を示す薄膜15(例えばSiOェ)上をパイアホール16を通して裏面金属層17と電気的に接続されている。

次に、第2の発明のInP MISFETの製造方法の一実施例について、工程順に示す断面図の第2図(a)~(d)によって説明する。

まず、第2図(a)に示したように、半絶緑性 1nP基板10の一方の主面上にクロライドVP E法によりバッファ層11,n型動作層12を順 次形成する。メサエッチングにより索子問分離を 行なった後、n型動作層12上にAuGeによりソース ス電極13S、ドレイン電極13Dを形成し、こ れら両電極に挟まれたn型動作層12の表面に絶 緑膜131を形成し、このゲート絶線膜上に ゲート電極13Gを形成する。次に、CVD (Chemical Vapor Deposition) 法により所定の領 域にSiO , 膜15を200~500 n m 堆積した後、 ソース電極13Sに電気的に接続されAu/Pt/Ti積 層構造からなるソースパッド電極14をSiO z 膜 15上に形成する(第2図(b))。なお、以上 の工程はすべて周知の方法により容易に行えるも のである。 次にごのInP基板10の主面の裏 面をラッピング及びポリッシングすることにより 厚さ約50μmに薄層化し、裏面にフォトレジス ト層18を塗布後、基板寿面のソースパッド電極 14の所定の位置の直下に位置するように、フォ トレジスト番18に開孔19を形成する。次いで、 エッチング液としてBr。/HBr/H。O程液を用 いて3. 5分間エッチングを施し、第2図(c) に示したように、SiO , 膜15に達する開孔16 aを形成する。このエッチングの原多少のオーバ - エッチングを行ってもエッチングはSiO ュ 膜 15で停止し、ソースパッド電極14は腐食され

ない。

次に、前記InP基板のエッチングに引続き、フッ化アンモニウム溶液によりSiO。 膜15を配けてングし、SiO。 膜15に開孔16bを形成してパイアホール16が貫通する(第2図(せるを配り)。の際、AuCeはフッ化アンモニウムに耐性を食っての際、AuCeはフッ化アングマスクを食むではない。次に、エッチングマスクとではない。次に、エッチングマスクとではない。次に、エッチングマスクをではない。次に、エッチングマスクをではない。次に、エッチングマスクをではない。次に、エッチングマスクをではない。次に、エッチングマスクをではない。次に、エッチングマスクをではない。次に、エッチを除去したのでは、100に示すようなパイアホール構造を確えた「NPMISFETが完成する。

なお、上記の薄膜15は、SiO i に限らず、例えばSiNx等の絶縁膜であってもよい。ここで、本発明の効果は、薄膜15が1nP葚板を触刻するエッチング手段に耐蝕性を示す導電性の薄膜においても得られる。しかしながら1nPの場合、GaAs等に比べると金属/半導体界面の密着力が一般的に弱い上、比較的密着力が強いNi.Tj.Ai又は

Pdといった金属は、バイアホールを形成する際に使用可能なエッチと対容液、例えばBr、/HBr /H ・ 0 混液に腐食されやすく、薄膜15としては適当ではない。また、仮に適当なは性としては関がエッチと及に耐触性を示したようを限してするの電気化学の反応を起いたなります。では、発音を招くなりました。このため薄膜15としては実施例のような絶縁が適している。

 あってもよいことは上記の説明より明らかである。 [発明の効果]

上述したように本発明によれば、化合物半導体、特にInP半導体基板の裏面から表面に達するパイアホールを形成するにあたり、半導体基板表面に設けられた電極金属層を溶解又は腐食させることなく、良好な形状を有するパイアホール構造を備えたトランジスタ、特にInPFET及びその製造方法を提供することができる。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例を示す絶縁ゲート型電界効果トランジスタの断面図、第2図(a)~(d)はこの発明の一実施例の絶縁ゲート型電界効果トランジスタの製造方法を工程順に示す、いずれも断面図、第3図は従来のバイアホールを説明するための断面図である。

- 1. ------In P 半 導体 基 板
- 2. -----フォトレジスト等の

エッチングマスク

3 -----マスクの開孔部

# 特開平4-133472 (5)

4 S.1 3 S . ..... ソース電極

4 D. 1 3 D . …… ドレイン電板

4 G. 1 3 C . …… ゲート電極

5. 質通孔

10. ------ 半絶緑性 I n P 基板

11. バッファ層

12. ····· n型動作層

131 . …… ゲート絶録膜

14. ------- ソースパッド電板

16a. ----- In Pの開孔

16b. 薄膜15の開孔

18. ----バイアホール


17. — 裏面金属層

18. ---- フォトレジスト

19. ------ フォトレジストの開孔

代理人 弁理士 則近 惠佑

同 山下 一



10: 料地站性1~P东报

11: バッケル

12:九至動作屋

131: かり紀縁膜

134: 十十電極

JBS: 少ス電極


13D: FL1,包任


14: 9-スパッド電極 15: 薄膜

16: バイスネール

17: 农面金屬厚

第1图





1:InP苹荨体基板

2:カトリスト等のエッチンクマスク

3:7スクの開乳部

44:17一十笔范

4S: ソース 電極

40: ドレイン電極

寸:貫通孔

第3图